、皆有进展从看年技术走向

张平

在ISSCC 2021 (IEEE国际固态电路大会)上，大量厂商公布了他们产品的最新消息，本刊在之前的文章中也做了一些介绍。在存储领域，2021年NAND厂商将继续在TLC和QLC产品上发力。至于他们的目标方向和新产品的技术应用，来自ISSCC的报道可能会给你带来一些新的消息。

在ISSCC 2021上，全球六大NAND制造商中有四家参加了会议，并带来了新技术，包括三星、SK海力士、东芝和英特尔。缺席的是美光和长江存储，由于产品周期和技术路线原因，可能不会在本次会议上展示。

三星在ISSCC宣布了他们即将推出的TLC NAND产品。与2019年的产品相比，新的TLC颗粒具有相同的最大密度512Gb，但在密度、IO速度、顺序读取速度、延迟和位平面数量上有显著差异，并且新的产品采用了CuA设计。我们具体来看——接下来。

新的TLC颗粒密度提升至8.5G b/m m2，IO吞吐率达到2.0 GB/s，明显高于之前的5G b/m m2和1.2 GB/s，在顺序读取速度方面，新的TLC颗粒高达184M Bls，不仅远超之前产品的82M B/s，也超越了大多数竞争对手，延迟也降低到了40us。性能大幅度提升的原因可能是三星在新品中采用了74面，而不是之前的2面。多位平面可以带来更多的并行通道和并行读写，自然可以显著提高顺序读写的速度。

从参数来看，三星新推出的TLC颗粒除了存储密度外，其他性能都不错。但是碰巧存储密度是一个关键因素。三星新品的存储密度提升了70%，但明显落后于竞争对手1号10G左右的Mrir12规格。在此之前，三星在存储密度上的落后并不是什么大问题，因为它实现了128层NAND的生产，而没有使用串叠技术。但是现在这个问题变得更加明显了。

这里需要说明的是，与2D NAND相比，3D NAND实际上是将整个NAND制作过程立体化，需要一层一层的搭建NAND结构。目前在生产过程中有两种主流方案，分别是东芝的BiCS(Bit Cost Scalable)和三星的TCAT(Terabit Cell Array Transistor)。这两种技术的区别在于BiCS采用了门优先的方法。也就是说，通过交替沉积氧化物和多晶硅层，然后在该叠层中形成沟道孔，填充氧化物-氮化物-氧化物(ONO)材料和pSi，然后沉积光致抗蚀剂以形成互连的阶梯，实现了3D NAND结构。TCAT是栅极最后方法，交替沉积氧化物和氮化物，然后形成通孔并填充ONO和pSi，然后形成互连台阶。在穿过这些层蚀刻沟槽并去除氧化物之后，填充相关材料，最后回蚀刻，并用钨填充。由于栅极形成的时间不同，这两种工艺过程的名称被命名为第一栅极和第二栅极。

具体地，第一栅极方法和第二栅极方法都已经基本上完成了类似的3D NAND结构的生产。但问题是，三星采用的背栅方式，在生产3D NAND颗粒时，可以生产更多层的产品。相比之下，东芝需要采用串行堆叠技术，才能在128层时代实现更多层NAND的生产。所谓串行堆叠技术，是指王先生制作64或48层3D NAND单元，然后在某个位置留一个通孔，然后基于这个通孔在上面堆叠64或48层3D NAND的技术。换句话说，串行堆叠技术是将多个3D NAND单元再次堆叠，以实现更大的单位面积存储容量。

但是，串行堆叠需要更高的技术，同时，它会产生额外的资金成本。据资料显示，2层串联堆叠技术将带来14%的成本增加，因此三星此前声称，在128层之前不会使用串联堆叠技术。相比之下，Armored Man和SK Hynix都使用了至少2层堆叠在128层3D NAND上的串行堆叠技术。

现在三星面临的问题是，其新一代NAND颗粒的层数在ISSCC 2021上尚未公布。因为可以通过新一代NAND的堆栈层数来判断，TCAT技术是否已经成为更多层的瓶颈？而这种情况导致三星采用串行堆叠技术来实现更高的数据密度？如果是这样的话，那么三星新品的数据密度已经明显落后于竞争对手，令人失望。但另一种情况是，如果三星没有导入，可能意味着三星应用了其他新的方案来代替，比如CuA(阵列下CMOS。CMOS电路存储在存储单元的下部，简称CuA)，从而避免了这一代使用串行堆叠技术。如果是这样的话，那就是一个惊人的技术进步，意味着三星在垂直渠道的高纵横比控制和渠道生成方面拥有极其先进的技术和强大的市场竞争力。这是3DNAND发展的关键技术，可以大大延长三星现有技术的生命周期，形成相对于其他厂商的竞争优势。

除了三星，SK海力士和铁甲侠在TLC新品性能上非常相似。值得一提的是，赤霞拿出了lTb容量的NAND产品，三星和SK海力士1号都停留在512Gb。不过侠义和它的合作伙伴西部数据联合发布了一个消息，宣布了162层3D NAND粒子。所以侠义在总层数上落后于SK海力士和美光。另外值得一提的是，在同一条消息中，侠义还提到其产品的存储横向密度提高了10%，这可能暗示其产品的纵向通道密度比任何竞争对手都更紧凑，更节省芯片面积。

今年在ISSCC发布QLCNAND新产品的唯一制造商是英特尔。目前，英特尔比其他厂商更重视QLCNAND产品。英特尔的144层QLC NAND是英特尔和美光联合开发的第一代3D NAND，在某些技术上是独一无二的。但考虑到英特尔已经将NAND生产线卖给SK海力士，未来英特尔如何发展NAND值得观察。

说实话，目前，英特尔QLC产品的整体性能并不是很好。SK海力士的产品突破了170层，相比英特尔的144层QLC产品，曾经的TLC产品QLC版在存储密度上已经超过了英特尔。目前英特尔已经放弃了96层的QLC产品，因为这款产品使用的是大擦除块，96层的产品高达96MB，而SK海力士、三星、铁甲侠的产品都不到24MB。当然，英特尔的新144层QLC产品已经将erase空减少到48MB，但相比之下仍然有点大。

虽然性能和规格几乎相同，但英特尔144层QLC是首款三层串联堆叠的NAND产品。Tandem技术被认为是实现超过1 00个堆栈的NAND的唯一途径——除了三星。所以在1 70层的水平上，美光用2层的串联堆叠实现了1 76层，每层有88层存储单元。前面我们提到过，串行堆叠技术意味着成本的增加，技术难度也更高，尤其是在两个串行堆叠层的接口处，需要非常严格的对准。当然，另一种方法是选择更宽的垂直通道，但需要仔细选择纵横比(宽度与深度之比)，并使其小于fab目前可用的蚀刻技术。

英特尔144层QLC的神奇之处在于，它采用了3层串行堆叠技术，每层NAND单元由48层构成，而不是人们猜测的72层。英特尔上一代QLC产品采用96层，分为两个系列堆叠层，每层以48层为单位日常构建。所以新的144层OLC相当于英特尔在上一代产品的两个系列堆叠层上直接加了一层。因此，除了沉积、蚀刻和填充这三个重复步骤之外，英特尔可能不会在改善存储器阵列本身方面做太多工作。显然，3层串联堆叠设计会影响工厂的生产能力。毕竟步骤比较多，比较繁琐，但是这种方式可以更好的自下而上的控制NAND栈的通道大小和单元大小。考虑到英特尔对QLC的担忧，这可能是英特尔采用三层串联堆叠技术的关键——英特尔第1天采用浮栅单元，而不是像其他厂商一样改用电荷陷阱单元，浮栅单元受自身原理限制，很难成功应用在20nm以下的工艺中。所以Intel这里维持48层，采用3层串联堆叠，这可能是浮栅单元尺寸难以进一步缩小的原因。

此外，为了配合这种独特的3层串行堆叠技术，英特尔对整个NAND数据擦除块进行了重组。现在，3层串联堆栈中的每一层都构成了一个独立的擦除块，用户可以擦除144个NAND层中间的48层，而不会影响上下层的数据。分层分区也是英特尔将96层QLC的96MB块减少到不太极端的48MB块的原因之一。

最后，英特尔还没有公布新的产品计划。一种可能是未来英特尔不会公布NAND级别的产品计划。毕竟工厂都卖给SK海力士了，SSD产品可能还存在，但NAND芯片不会自己生产。

至于CuA技术，上一篇文章提到了一些。例如，三星可能在新款NAND上使用了这项技术。实际上，英特尔和美光才是CuA技术的真正发明者。CuA技术的特点是布置NAND die的外围控制电路，如页面缓冲器、数据读取放大器、电荷泵等。，在存储单元的垂直堆叠下，而不是像以前那样放在一边，这大大提高了NAND的数据存储密度。

CuA技术大大提高了NAND的数据存储密度，并允许90%以上的芯片面积用于存储单元阵列。SK海力士也在使用类似的技术，但他们称之为PuC，即“细胞下外围”，是将外围电路置于细胞下的技术。此外，侠义还推出了类似的技术。他们在2019年ISSCC展会上展示了1 28层的CuA NAND单元，但实际上侠义最终推出的第五代BiCS 3D NAND单元并没有使用CuA技术。今年，《装甲人》在ISSCC 2021上展示了170+层CuANAND单元，并确认将在162层第六代BiCS 3D NAND单元上使用CuA技术。

CuA技术不仅节省了芯片面积，还可以让芯片在用于3D NAND时有更多的外围电路，从而提高整个芯片的性价比。随着CuA技术的出现，NAND存储器阵列可以划分成更多独立的平面单元，每个独立的平面单元都会有自己的外围电路。大部分没有CuA技术的3D NAND内部只有2个平面，但是在CuA技术介入后，其技术标准提升到了每个模块4个平面。用更多的平面来布局外围电路，带来更多的并行性，从而提升芯片的性能，抵消用更少的芯片达到同样的总容量所带来的SSD整体性能下降(一般是由于并行性的降低)。

当然，CuA技术也不是没有缺点。虽然厂商第一次采用CuA技术时，可供外围电路使用的空室数量会大大增加，但在此之后，随着每一代NAND产品存储单元面积的不断减小，留给CuA技术的空室数量也会变小。此外，三星还指出了CuA技术的一些问题，比如由于面积缩小，电荷泵所需的大电容很难制造。这类单元的尺寸往往很大，后期可能很难在不断缩小的外围电路空中存在。因此，如何在CuA技术中实现类似的功能还有待考虑。

除了CuA技术，长江存储在发布会上提到的Xtacking架构也很独特。Xtacking架构的特点是不把外围电路放在存储单元下面，而是放在存储单元上面。长江存储声称，Xtacking架构可以带来更高的IO速度、更高的存储密度和更短的上市时间。目前世界上最快的3D NAND，IO速度目标是1.4Gbps，实际上可以达到l.OGbps，但是如果使用Xtacking技术，可以达到3。OGbps，基本相当于DDR4的IO速度。Xtacking技术已应用于长江存储的64层堆叠NAND颗粒。

根据SK海力士的数据，CuA技术可以带来更小的芯片面积、更方便的生产和更低的成本，而长江存储的Xtacking技术则带来更高的密度和更高速度的IO单元。宣传方向的不同，显示了这两种技术完全不同的侧重点。目前长江存储更注重速度和密度，不太注重成本。CuA在保持高密度的同时降低了成本。目前Xtacking技术只有长江存储在用，而CuA和类似的PuC技术很多厂商都在用。需要一段时间才能知道孰优孰劣。

如前所述，专用于CuA技术阶段E Bi 1的NAND技术的电路平面从2个增加到4个。因为电路平面多了，可以布置更多的电路，使得存储单元的并行度更高，从而提高性能。但是CuA技术带来的四个电路平面并不像四个独立的内存模块，有一定的操作局限性。例如，同时写入数据必须在每个平面中的同一字线上完成，这限制了存储器模块的并行操作。所以目前厂商也在考虑这个问题，希望做一些改进来增强带存储单元的电路平面的并行性，比如使用一个独立的多平面读取单元，也就是说在同时读取不同平面的数据时，读取数据的位置不会有任何限制，这将带来随机吞吐量的大幅提升。

此外，对多平面操作的另一个限制现在正在放宽，例如，从不同平面读取时不再需要对齐。此时，一个平面可以从SLC页面执行多个快速读取，而另一个平面可以从TLC或QLC页面执行较慢的读取。这种能力被称为异步独立多平面读取。实际效果是，对于读操作来说，1个较大的4平面芯片在性能上可以媲美4个较小的平面芯片，可以缓解较高的单芯片容量带来的性能下降，尤其是一个数据通道只有一两个NAND芯片的固态硬盘。

对该功能给出了一些建议。如果我们想要实现类似的并行性，我们需要停止在不同电路层之间共享电荷泵。原因是电压或电流由于异步读取而不断波动。这里需要提一下Intel的1 44层QLCNAND，它实现了上述的半个功能，即电路平面配对成平面组，每个平面组都可以进行读操作，而不需要和另一个平面组保持相同的读时间。英特尔的这种设计可能会带来什么效果，还有待进一步检验。

在ISSCC 2021上，各厂商展示的TLC NAND产品的10速从1.6G bls到2.OGB/s.不等这个速度是指NAND闪存颗粒与SSD控制芯片之间的通信速度。目前市面上SSD最快的单通道速度是1.2GB/s-1.4GB/s，一般来说NAND厂商推出的SSD控制芯片能更好的适应新NAND颗粒的速度，但是第三方厂商的控制芯片后期也能达到同样的效果。比如群联推出的E18芯片，8通道，支持PCle 4。o，而其10通道速度仅为1.2G b/s，而即将推出的E21T 4通道NVMe控制芯片仅为1.6Gb/s，另一家厂商容晖的8通道SM2264控制芯片和4通道SM2267控制芯片分别支持1.6 GB/s和1.2Gb/s。

但是，即使是第三方厂商的控制芯片，在目前的系统架构中也已经受到了限制。比如群联E18，8个1.2G b/s通道其实可以占用PCIe 4.0x4的带宽，在PCIe 5.0到来之前，更高的IO速度对SSD来说其实意义不大。但是，对于频道数量较少的消费产品，更高的速度10可以帮助这些产品更好地利用PCIe 4.0的带宽。比如SK海力士黄金P31这样的SSD控制芯片，虽然只有四个通道，但是每个通道的IO速度都明显高于现有产品，所以在性能上还是相当有竞争力的，可以比8通道的产品运行效率更高。

为了达到更高的速度10，NAND颗粒上的接口逻辑需要升级。正如我们在PCIe和其他高速接口中看到的，功耗的增加是不可避免的。三星的解决方案是通过双模驱动和独特的终端设计来解决这个问题。具体来说，当总线上的负载更多，需要更高的驱动强度时(每个通道附加更多的NAND芯片)，就会使用PMOS晶体管进行操作，否则就会改用NMOS晶体管，驱动功耗降低一半以上。这使得三星能够提供统一的接口方案，既适用于面向消费者的固态硬盘(更少的NAND芯片)，也适用于企业级固态硬盘(每个通道附着更多的NAND颗粒)。在之前的方案中，三星会在多芯片方案中添加一个单独的重定时器芯片，允许大量的NAND芯片附着在一个或两个通道上，但目前尚不清楚三星是否仍在使用这项技术。

在本文的最后，我将简单谈谈ISSCC学术会议的特点。一般来说，学术会议主要是提出一些新的方法和思路，与最终产品的发展方向有很大关系，但不是绝对的。比如之前铁甲侠展示的128层和170层NAND产品，而最后上市的第五代和第六代BiCS产品是112层和162层。甚至在2019年，相关发言中出现了更高级别的产品。不仅如此，会议中很多性能参数都是参考了最佳条件下测得的数据，实际使用中还需要打很多折扣。在今年的ISSCC，厂商们展示了大量他们在NAND粒子上独特的优化操作，比如数据平衡、速度优化、精度优化、磨损优化等等。但实际上这些信息对终端用户帮助不大，就不多介绍了。我希望在ISSCC或未来类似的会议上，我们能看到NAND或类似产品在结构和速度上的突破。毕竟打磨目前的技术路线存在瓶颈。要有新的突破，就看谁先找到新的实现方法，这将是一个庞大的系统工程。