谁敢掉以轻心？

芯片领域作为信息时代的战略要地，一直是巨头们频繁出招、争夺第一手的战场。而科技战争和疫情背景下的“全球缺芯”状况，却引起了其对一个热点的关注:产能好不好，制造工艺好不好，包装好不好，硝烟弥漫。谁胜谁负不仅影响着全球半导体产业的发展，也对各大经济体的力量消长至关重要。美国时间8月22日，Hot Chips 33芯片发布会在线举行。大会计划三天，第一天是“包装日”。英特尔、AMD和TSMC轮流展示各自的2.5D/3D封装技术和产品。

从二维到三维

和制造工艺一样，封装技术的进化也是以“轻、薄、短、小”为导向的。如果简单粗暴地理解，封装相当于芯片的外壳，但除了最明显的物理保护和散热控制外，还起到规范规格和调整实际封装的作用。

成品芯片是经过一系列工艺后的最终产品，所以仍然适用“坎尼金定律”——封装原理和技术，也是决定能存多少水的板子之一。

因此，封装技术随着整个芯片工艺不断发展。20世纪80年代，出现了以QFP、QFG、LCC为代表的表面贴装封装(SMT)，取代了上一代引脚插件封装(THM)，从而大大提高了PCB的组装密度。20世纪90年代，随着I /O引脚的急剧增加、功耗的增加和性能要求的提高，球栅阵列封装(BGA)成为新的主流。

无论是消费电子还是航空空航天等更“高精尖”的领域，芯片小型化、轻薄化的演进方向是一致的，推动封装技术从以前的二维平面向Z轴拓展。这就是俗称的3D封装技术，也将是未来很长一段时间内封装技术演进的主流方向。

出了差错的一个例子

在几个主导产品中，已经出现了几个2.5D/3D封装的应用实例。

去年2月，英特尔正式公布了首款3 D封装CPU“Lakefield”，采用Fover OS 3 D技术封装。它的体积只有指甲盖大小，最大功耗不超过7W。

仅仅一个月后，AMD就在自己的财务分析日上透露了其新的封装技术“X3D”，这是一种将3D封装与2.5D封装相结合的技术。其实AMD从2.5D封装开始还不算晚，其HBM内存2.5D封装可以追溯到2015年。

Nvidia的GPU和Xilinx的FPGA都是基于CoWoS，苹果的处理器A 11来自InFO——都是TSMC的2.5D封装技术。对了，贸易战打响前，英伟达、赛灵思、华为海思被认为是CoWoS的三大客户。

今年5月，三星推出了自己的新一代2.5D封装技术——I-cube 4。此外，Amkor、Sunmoon等专业从事封测的公司也在2.5D/3D领域进行了布局，但其技术实力和影响力与顶级巨头相比仍有较大差距。

流程起源:异构集成概念

2.5D/3D封装技术蓬勃发展，最原始的推力依然来自需求——AI技术、车联网、5G网络等领域发展迅速，都需要高计算能力、高传输、低延迟、低能耗、小体积的芯片。总之，市场需要筹码“更强”，越强越好。

然而，摩尔定律正在逐渐放缓，来自电子和物理方面的限制正在增加先进制造工艺的攀爬难度。“改变进攻方向”的异构集成(HI DAS)概念越来越受到芯片生产、设计、封装和测试从业者的重视。

所谓“异构集成”，是指将两个或两个以上的芯片集成为一个整体，通过堆叠和互连实现更小的体积和更高的效率。不同的从业者以这个理念为出发点来选择自己的道路。现在流行的封装技术如2.5D封装、3D封装、小芯片如雨后春笋般出现。

“2.5D”这个词实际上意味着“不是严格意义上的3D”——被归类为2.5D的工艺往往需要中间层的帮助来实现异构，而3D封装工艺则采用TSV(through silicon via technology)互连。

当芯片封装技术突破平面限制时，可以大大提高组装效率；此外，芯片的直接互连显著缩短了互连线的长度，导致信号传输更快，干扰更少；如果多个不同的芯片堆叠在一起，单个封装可以实现更多的功能。正是这一系列的优势，使得以3D封装为代表的异构集成工艺有了广阔的发展空。

英特尔:Foveros 3D

几十年来，英特尔无疑是芯片领域的领导者。最早提出摩尔定律的戈登·摩尔是英特尔的创始人之一。然而，随着世易的转移，英特尔在接连的工艺节点上的“失败”不免让人对其技术领先地位失去一些信心。

好在英特尔进入封装领域还不算晚，速度也挺快。

虽然目前的“顶级品牌”是3D封装技术，但并不是说英特尔已经投身于2.5D这项技术被称为“EMIB”——嵌入式多芯片互连桥，也称为“胶水封装”。通过一个比米粒还小的复杂多层薄硅片，实现相邻芯片之间高速大规模数据传输的目标。因此，芯片尺寸大大减小，传输带宽值提高了85%。

英特尔EMIB技术已应用于各种产品。截至去年，英特尔出货的EMIB封装芯片数量已经超过200万。当然，最具代表性的还是Kaby Lake-G，在这款CPU中，一直被视为死对头的英特尔和AMD，其实已经完成了“整合”。Vega GPU和HBM内存的集成是通过EMIB完成的。

并且其3D封装工艺Foveros 3D与其产品样品同步发布。英特尔马上表示，量产只是分分钟的事情。

在世界范围内，首次引入CPU处理器的3D堆栈设计，英特尔是第一家。得益于该技术，多芯片封装不再局限于同一平面，立体组合可以大大提高集成密度，更加合理灵活地集成不同工艺、结构和用途的芯片。

值得注意的是，在英特尔的技术路线中，Foveros 3D和2.5D EMIB并不存在我和你的迭代关系。英特尔继续研发下一代EMIB技术，Foveros Omni、Foveros Direct等新技术正在稳步推进，预计2023年量产。

他们甚至计划在同一芯片上使用Foveros和EMIB两种封装技术。这种新的封装技术被命名为CO-EMIB。用一个通俗的比喻，EMIB负责横向联系，就像每个楼层可以规划成几个不同的功能区；Foveros负责垂直堆叠，就像一个建筑可以建很多层；区域之间还需要楼梯、天桥、夹层，以保证芯片组装过程中的适应性和自由度。

英特尔已经宣布，一款GPU产品PonteVecchio将成为第一款同时使用EMIB和第二代Foveros技术的产品。

首席执行官帕特·基尔辛格曾说“英特尔需要加快创新的步伐”，这听起来有点像居安思危，但在包装技术方面却非常恰当。

AMD:X3D

作为英特尔的“老对手”，AMD涉足2.5D封装更早。早在2015年，2.5D HBM高带宽内存集成就已经在Fury X显卡中使用。这种机制可以显著减少视频存储器所占用的空。但是由于显存温度和核心温度的叠加，对温度控制要求很高，而这款产品的显存只有4GB，所以毕竟做了很多妥协。

现阶段AMD通过中间层选择了2.5D的套餐，大部分猜测是出于降低风险的目的。毕竟，当时支持3D封装的TSV互连技术还不成熟。

之后AMD做了很多持续的努力，从Chiplets小芯片一步步发展到今天的“X3D”，但整体来说，在3D封装这个节点上还是被Intel甩在了后面。至于未来怎么办，AMD一边给TSMC下订单，一边继续公布自己的封装技术路线图，似乎是“两条腿走路”的思路。

台积电:3D面料

与前两者不同的是，TSMC从很久以前就自带了“代工”的标签，因此它往往在某种程度上对芯片本身的机遇和需求更加敏感——2011年，其创始人张忠谋宣布将在封装领域发力。

两年后，CoWoS技术问世并投入量产，但在一开始，由于价格高昂，并不太受厂商欢迎，主要客户甚至只有Sellings。直到高性能芯片的需求逐渐起飞，CoWoS技术才真正成为热门选项。

为了满足客户的需求，TSMC还开发了另一种低价的2.5D封装技术，这是苹果用于iPhone 7和7Plus的InFO封装技术。甚至有分析认为，TSMC从A11开始吃了两代iPhone处理器，从三星手里抢走了一大块蛋糕。一个重要原因是信息包装技术的应用。

去年，TSMC还升级了自己的CoWoS 2.5D封装工艺，芯片尺寸和最大传输带宽进一步优化。官方数据显示，性能比2016年提升近2.7倍。CoWoS和InFO two 2.5D封装技术的市场反应越来越好，也有助于TSMC在该领域积累更多优势。

在此基础上，TSMC也开始向3D进军。去年8月底，TSMC总裁魏哲佳表示，2D小型化已经不足以支撑系统集成的需求。为了满足效率、尺寸和功能的需求，3D包装时代已经到来。TSMC现有的SoIC、InFO、CoWoS等封装技术自此全部整合，并命名为3D Fabric，这是TSMC的3D封装技术平台。TSMC官方表示，3D Fabric首次结合了后端和前端3D技术，是“业界最完整、最通用的解决方案”。今年内，将建立五个3D面料专用工厂。

附言

观察未来趋势，云计算、大数据、AI技术、车联网、高性能计算(HPC)等新需求不断涌现，必然会对芯片工作负载和功耗效率带来更高的要求。高端芯片客户也在逐步向7nm/5nm以上节点迁移，这就需要行业争夺技术制高点，市场才能稳定。

对于在3D封装领域提前攻城略地的公司来说，能够做出高存储、高速度、小尺寸、柔性的芯片，本身就是在下一轮战斗中占得先机的硬实力。英特尔、AMD和TSMC都将封装领域视为必争之地，正是这个原因。